# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## 灬公開特許公報 (A)

医磷酸合物 经基础 (11)

## 特開平9-8205

(4)) 公開日 平成9年(1997) 1月10日

1513124 61 4							
(51) (nt. C1. * HOIL 23/50	政別記号	厅内堃里音号	FI		1015		
74.C 13/34			HOIL 23/50	-3	技術表示循系		
23/12			•	4			
	٠.		23/12	Ĺ			

李重雄求 未費求 競求項の数7 FD (全15頁)

(21) 出題 音号	<b>特恩平7-170490</b>	
(11)出籍日	平成7年(1995)6月14	8

(71)出版人 000002897 大日本印刷技式会社 東京都新宿区市谷加賀町一丁目1号1号 (71)足明者 山田 地一


(11) 発明者 世田 成一 東京都新宿区市谷加賀町一丁号(5)号 大日本印刷株式全社内 (11) 発明者 佐々木 賢

東京郡新宿区市谷加賀町一丁目15-13 大日本印刷於式金社内 (11)代理人 井理士 小西 四英

### (54) [兒朔の名称] 謝紹封止型半導体装置

### (51) [契约] (塔正省)

【目的】 多常子化に対応でき、且つ、アクターリードの位置ズレヤ平坦性の同題にも対応できる関府封止型半選体装置を提供する。・・・・



#### 【特許請求の高図】

₹.

【森求項1】 2段エッチング加工によりインナーリー ドの序さがリードフレーム無材の厚さよりも落肉に外形 加工されたリードフレームを用いた半部体装度であっ て、前記リードフレームは、リードフレーム素材よりも 証例のインナーリードと、 はインナーリードに一体的に 連結したリードフレーム崇材と何じ厚さの外部回路と茂 既するための世状の森子伝とを有し、且つ、森子柱はイ ンナーリードの外部側においてインナーリードに対して 厚み方向に風交して設けられておりご着子供の完潔面に 10 半田草からなる報子部を設け、凝子説を封止用樹脂部か らば出させ、減千柱の外部側の側面を封止用器履気から 奪出させており、インナーリードは、新衛形状が魅力形 、 ・ で第1年、第2年、第3面、第4面の4面を有してお り、かつ第1面はリードフレーム素材と同じ厚さの他の 部分の一方の面と同一平面上にあって第2面に向き合っ ており、第3面、第4面はインナーリードの内側に向か って凹んだ形状に形成されていることを特徴とする胎に 对止型半碳体装置。

ドの厚さがリードフレーム素材の厚さ上りも薄肉に外形 **加工されたリードフレームを用いた半導体装置であっ** て、耐足リードフレームは、リードフレーム素材よりも **展内のインナーリードと、版インナーリードに一体的に** 連結したリードフレーム素材と同じ厚さの外部回路と接 块するための住伏の塔子臣とを有し、且つ、城子臣はイ ンナーリードの外品側においてインナーリードに対して 厚み方向に直交して設けられており、第子柱の先昇の一 部を封止用徴収器から貸出させて紹子部とし、漢子住の 外窓側の側面を封止用樹腹部からは出させており、イン 10 ナーリードは、新面形状が18万形で第1面、第2面、第 3面、 第4面の4面を有しており、かつ第1面はリード フレーム条材と同じ厚さの他の配分の一方の面と同一平 面上にあって第2面に向き合っており、第3面、第4面 はインナーリードの内側に向かって凹んだ形状に形成さ れていることを特殊とする根据対比型半導体装置。

(は求項3) は求項1ないし2において、半選体素子 はインナーリード間に収まり、数半導体無子の常弦部は ・ ワイヤにてインナーリードと電気的に結構されているこ とを許屈とする間隔封止型半導体器度。

【請求項4】 「請求項3において、リードフレームはダ イパッドを有しており、半導体素子はダイパッド上に容 数され、固定されていることを特徴とする関収群止型半

(森求項5) 「森式項3において、リードフレームはダ イパッドを持たないもので、半導体点子はインナーリー ドとともに補後因走用テーブにより固定されていること を併成とする問題対止型半導体監団。

【結末項 6】 対式項しないしてにおいて、単選体出子 は半導体ま子の電底部間の面をインナーリードの第2面 50 再体集子の高級液化に呼い、小型薄型化かつ電極調子の

に絶滅性改せ対により固定されており、広半導体量子の 電極部はワイヤによりインナーリードの海上面と電気的 に結果されていうことを活躍とする常規対比型半導体気

(京京項7) は求領しないしてにおいて、学術は東子 にパンプによりインナーリードの第2亩に固定されて電 気的にインナーリードと接続していることを特徴とする 帝福封止型半延体装置。

(発明の兵量な説明)

[0001]

(産業上の利用分野) 本見明は、半導体装置の多端子化 に対応でき、且つ、アクターリードの位置ズレ(スキュ ー) やアウターリードの平坦性(コブラナリティー)の 点耳に対応できる。リードフレームを用いた歯に対止型 半点体を歴に成する。

[0002]

【従来の技術】従来より用いられている岩積封止型の半 選体器値(ブラスチックリードフレームパッケージ) は、一般に図!5 (a) に示されるような保護であり、 【技术項2】 2 段エッテング加工によりインナーリー 20 半さは東テ1520を存むするダイバッドSF1511や 周密の回答との意気的技術を行うためのアウターリード 郎しちしる。アクターリード部1513に一体となった インナーリード部LSL2、塩インナーリード部LSL 2の先は耐と半点はま子し520の電極パッド1521 とを考え的に後期するためのワイヤ1530、半導体素 子1520を対止して外界からの応力、汚染から守る器 据 L 5 40年からなっており、半導体表テ1520モリ ードフレームのダイバッド1511部等に搭載した後\_\_\_ に、岩履1540により対止してパッケージとしたもの で、半導体量子1520の重複パッド1521に対応で きるはのインナーリード 1 5 <u>1 2 を必要とするものであ</u> る。そして、このような困羅對止型の半導体装置の組立 無はとして用いられる(単層) リードフレームは、一般 には図[5 (b) に示すような構造のもので…半週体素。 〒を唇載するためのダイバッドしかししと、ダイバッド しらししの周囲に設けられた半選体業子と結束するため\*\*\*\* のインナーリード [ 5 ] 2、 はインナーリード 1 5 ] 2 に差然して外部回覧との意識を行うためのスクターリー しゅ、リードフレーム1510全体を支持するフレーム (左)\_弱1515年を構えており、通言、コパール、4 2 合金(4 2 メニッケルー集合金)、和品合金のような 耳葉性に受れた主気を用い、プレスたもしくはエッテン グ治により形成されていた。尚、図15(6)(ロ) は、図し5 (6) (イ) に示すリードフレーム平面図の FI-F2における新田図である。 【0003】このようなリードフレームを利用した出場 対止型の半導体装置(ブラステックリードフレームバッ ケージ)においても、女子無益の経済短小化の特流と学

埋大化が顕著で、その結果、樹脂封止型半導体装置、特 にQFP (Quad Flat Package) 及び TQFP (Thin Quad Flat Packa ge)年では、リードの多ピン化が著しくなってきた。 上記の半導体装置に用いられるリードフレームは、強起 なものはフォトリソグラフイー技術を用いたエッチング 刈工方性により作品され、復知でないものはプレスによ る加工万法による作芸されるのが一般的であったが、こ のような半導体装置の多ピン化に伴い、リードフレーム においても、インナーリード部先端の意識化が進み、当 10 初は、森屋たものに対しては、プレスによる打ち抜き加 上によらず、リードフレーム圏材の反尾が0、 2.5 mm 程度のものを用い、エッチング加工で対応してきた。こ のエッテング加工方法の工程について以下、図14に基 づいて簡単に述べておく。先ず、朝合会もしくは42% ニッケルー長合金からなる厚さ 0、 2.5 mm程度の産拡 (リードフレーム素材1410)を十分伝浄(図14 (a)) した後、重クロム酸カリウムを気光剤とした水 俗性カゼインレジスト等のフオトレジスト1420~2 浄板の耐衰菌に均一に煙布する。 ((図14(b)) 次いで、所定のバターンが形成されたマスクを介して高 圧水磁灯でレジスト部を軽光した後、所足の関係液で蒸 感光性レジストを現像して(図14(c))。 レジスト - パターシト430を形成し一種膜処理…点浄処理等を必っ 要に応じて行い。塩化第二鉄水路液を主たる成分とする エッテング液にて、スプレイにて抜席板(リードフレー ム素材1410)に吹き付け研定の寸柱形状にエッチン 次いで、レジスト複を対察処理し(図14(e))、統 冷街、所宝のリードフレームを得て、エッテング加工工 10 程を終了する。このように、エッテングの工事によって 作品されたリードフレームは、更に、研定のエリアに登 メッキ等が応される。次いで、流声、乾燥年の処理を延 て、インナーリード部を固定用の機械発付さポリイミド テーブにてテービング処理したり、必要に応じて歴史の。 虽夕ブ吊りパーを由げ加工し、ダイパッド罪をダウンセ ットする処理を行う、しかし、エッチング加工方法にお いては、エッチング液による窒益は緩加工後の最一次。。 の他に返稿(菌) 方向にも進むため、その復居化加工に も現まがあるのが一般的で、図14に示すように、リー 40 ドフレーム素材の両面からエッチングするため、ライン アンドスペース 必求の場合、ライン間隔の設工過程は こうべ は、近尾の50~100%程度と言われている。又、リ ードフレームの後工程等のアウターリードの独皮を考え た場合。一般的には、その板準は約0.125mm以上 必要とされている。この為、図14に示すようなエッチ ング加工方法の場合、リードフレームの版理を0 1.5  $mm\sim0$ 、 1.2.5 mm性度まで薄くすることにより、ク イヤボンデイングのための必要な早担備70~80ヵm

リード部元朔のエッチングによる加工を追収してきたが、これが限度とされていた。

(0004) しかしながら、近年、歯指対比型学達体管で 選は、小パッケージでは、者極者子であるインナーリー ドのピッチが0、165mmピッチを経て、版に0 1 5~0、13mmピッチまでの技ピッチ化反求がでてき た事と、エッテング加工において、リード部材の版本と 両くした場合には、アセンブリエ投や実際工程といった。 ほ工程におけるアウターリードの検皮に必ずしいという点から、単にリード部材の版成を深くしてエッテング 加工を行う方法にも関邦が出てきた。

(0005) これに対応する方法として、アワターリードの技成を確保したまま及紙化を行う方法で、インナーリード部分をハーフェッテングもしくはブレスによりはくしてエッチング加工を行う方法がは安されている。しかし、ブレスにより高くしてエッチング加工をおったは、均っさエリアの平滑性)「ポンティング・平型性、対応のクランブに必要なインナーリードの平型性、対法を受されない、製版を2度行なわなければならない等製造工程が複雑になる。毎間理点が多くある。そしてエッテングの工を行う方法の場合にも、製版を2度行なわなければならず一型造工程が複雑になる。年間理点が多くので、製版を2度行なわなければならず一型造工程が複雑になるという時一の場合にも、製版を2度行なわなければならず一型造工程が複雑になるという時一の場合り、いずれも実用化には、未だ至っていないのが現状である。

(00061

(発明が解決しようとする課題) 一方、半導体装置の多年電子化に伴いインナーリードビッチが使くなる為、半導体装置を実装する点に、アクターリードの位置ズレ (スキュー) や平坦性 (コブラナリティー) の負し悪しが大きな問題となってきた。本発制は、このような状況のもと、多瀬子化に対応でき、旦つ、アクターリードの位置ズレ (スキュー) や平坦性 (コブラナリティー) の問題にも対応できる半導体装置の提供をしようとするものである。

[0007]

( + )

**特解平9-8205** 

面、第2面、第3面、第4面の4面を有しており、かつ 第1面はリードフレーム素材と同じ厚さの他の部分の一 方の面と同一平面上にあって男2面に向き合っており、 **素3面、素4面にインナーリードの内側に向かって凹ん** - だ形以に形成されていることを再放とするものである。 また。本発明の故郷対止型半導体装置は、2段エッチン グ加工によりインナーリードの母さがリードフレーム業 村の序さよりも深図に乔尼加工されたリードフレームを 用いた当ば矢装置であって、前記リードフレームは、リ ンナーリードに一体的に逐結したリードフレーム素材と 同じ浮さの外部回路と接及するための伝状の程子伝とそ [演し、呈つ、鬼子住はインナーリードの外部剤において インナーリードに対して母み方向に直交して及けられて おり、落子症の元素の一部を針止用治療部から奪出させ てはデヨとし、常子性の外部側の側面を封止用船覧邸か ら耳出させており、インナーリードは、断面形状が結方 形で第1団、第2団、第3団、第4面の4面を有してお り、かつ第1億はリードフレーム素材と同じ度でいる。 部分の一方の面と同一平面上にあって第2面に向き合っ 10 り、且つ、ワイヤポンデイングの平坦縄を広くとれる。 ており、第3亩、第4亩はインナーリードの内側に向か って凹んだ形状に形成されていることを特面とするもの である。そして、上記において、半導体票子は、インナ ド) はワイヤにてインナーリードと考気的に結果されて いることを特徴とするものである。また、気リードフレ 一ムにダイバッドを有し、半導体表子はダイバッド上に 店覧、固定されていることを特面とするものであり、女 リードフレームにダイバッドを序たないもので、半速体 素子はインナーリードとともに減強用テープにより固定 10 の正面図を、図 2 (c)は下面図を示している。図 1. おいて、リードフレームはダイバッドを所たないもの で、単導体素子はインナーリードとともに滿進器定用デ ープにより固定されていうことを併産とするものであ る。また、上記において、半導体素子は、半導体素子の 穹径部 (パッド) 顔の面をインナーリードの第2面に語 操性接着材により固定されており、該半導体兼子の電極 節 (バッド) にクイヤによりインナーリードの景、立し また。上記において、半選体表子は、パンプによりイン 40 見つ、半選体表子は、図 L ( a ) で半選体表子 l 1 0 の ナーリードの第2面に固定され、電気的にインナーリー とと語のしていてことを発力と述るものである。4階、とし、 紀において、漢子柱の元素菌に半田等からなる漢子邸を 及け、減テ系を封止用者指式からな出させる場合、半田 寒からなる 満子気は対応常温和部から疾出したものが一 **殺的であるが、必ずしも突出する必要はない。また、違** 子に印の外部側の側面を封止用皮脂部から含出させて、 その芝三角い る場合もあるが。対止用田根部から森出さ れて部分を接着材券を介して保護枠で度っても良い。 (0008]

(作用) 本兒朝の潜程討止型半導体装属は、上記のよう に議戒することにより、リードフレームを用いた樹稼計 止型半海体装置において、多端子化に対応でき、息つ、 従来の図 L 3 (b)に示す単層リードフレームモ無いた 場合のように、アウターリードのフォーミング工程を必 衰さしないため、これらの工程に起因して発生していた アクターリードのスキューの問題やアクターリードのエ 坦拉(コープラナリティー)の問題を全く無くすことが できる学35な変属の提供を可能とするものである。 詳し ードフレーム 素材よりも産気のインナーリードと、拡イ 10 くは、2.投エッチング加工によりインナーリードの序さ が素材の母さよりも深粛に外形加工された。如ち、イン ナーリードを改旨に加工された多ピンのリードフレーム を用いることにより、半導体装置の多類子化に対応でき うものとしている。更に、後述する、図11に示す2段 エッンデングにより作祭された、リードフレームを用い うことにより、インナーリード部の第2面は平坦性を確 保でき、ワイヤボンデイング性の臭いものとしている。 また第1節も平坦面で、第3面、第4面はインナーリー ド側に凹伏であっためインナーリード部は、 安定してお (0009)

(其死例)本見朝の出版對止型半導体養産の実施例を図 にそって説明する。完ず、実施例1の岩程対止型半路体 ールード部間に収まり、上版半導体素子の発極部(バッー・・・ー 装版を図1)と図2に示した説明する。2回1(a)に実施―― 例1の治療対止型半途体袋屋の新面図であり、図1 (b) は図 l (a) の A l − A 2 におけるインナーリー・ ド品の新面図で、図1 (c) は図1 (a) のB1−B2 における第子住邸の新面図で、図2 (a) は実施例 [の 密紹封止型半導体装置の科技図であり、図2(b) はそ ざれているごとを答案とすずものである。また、上記に \*\*\*\*\* 日本 2 中、100は半萬体装置、170は半導体素子、77 11に主重昂(パッド)、120はワイヤ、130はリ ードフレーム、131はインナーリード、131Aaは 第11節、131人6は第2面、131人では第3節、1 31Adは第4節、133は漢子世郎、133Aは漢子\_\_\_\_\_ 昭、1338は例面、1338は元夏面、135はダイ パッド、140は対止用型程である、本実施到1の出程 対止型半級体装置においては、図1(a)に示すよう に、半導体表テ110は、インナーリード間に収まり、 育塩部(パッド)111を上にして、半萬体景子110 の電流感(メッタ)とより最適性とは反対側の差にです。。 イパッド135上に落成され、固定されている。そし て、食塩剤(パッド)111はインナーリード131の 第2回131Abにてワイヤ120により、考点的に結 基されている。本実短例1の半導体装置10点と外部回 路との電気的な技規は、端子柱133の先端面1335 に及けられた半球状の半日からなる幕子部133Aを介 してプリント基版等へ搭載されることにより行われる。

50 尚、実施労士の学事体協成において、必らずしも保護や

180を攻ける必要はなく、図1 (d) に示すような保 **境岸180を設けない構造のままでも良い。** 

{0010} 実施例1の学課体監査100に使用のサー ドフレーム130は、42%ニッケル一株合金を崇荷と したもので、そして、図9 (a) に示すような形状をし た。エッチングにより外形加工されたリードフレーム1 30Aを用いたものであり、発子住部133部分や他の 部分の序さより可肉に形成されたインナーリード部13 1をもつ。ダムパー136は常度封止する際のダムとな う。 歯、 図 9 ( a ) に示すような形状をした。エッチン 10 た。(図 8 (d)) グにより外形加工されたリードフレーム130Aを、本 **実範者においては用いたが、インナーリード部131と 瀬子住郎133以外は最終的に不要なものであるから、** 特にこの形状に確定はされない。インナーリード部13 lの厚きしは40μm. インナーリード部131以外の 厚さし、は 0 . し 5 mmでリードフレーム素材の返尿の ・ ままである。インナーリード部131以外の板厚は0. 1.5 mmに限らず更に輝い0、1.2.5 m~0、5.0 mm 程度でも良い。また、インナーリードピッチは0.12 mmと供いビッチで、半導体装置の多落子化に対応でき 20 から水分が入り半導体装置にクラックが入り返還してじ るものとしている。インナーリード部131の第2亩し 31Abは平坦伏でワイヤボンデイィングし易い形状と なっており、図4 (b)に示すように、第3面131A c 一 男 4 面 1 3-1 Adはインナーリード側へ凹んだ形状 をしており、第2回131Ab(ワイヤポンディング ・ 茵)を挟くしても住底的に強いものとしている。

(0011) 本実筋術においては、インナーリード13 「の長さが足がく、インチーケードです「新にヨレが発」 生しずらいみ、直接図9(a)に示すような、インナー をエッテング加工にして作品し、これに後述する方法に より半導体素子を搭載して勘想對此している。インナー リード131が長く、インナーリード(31部にヨレを 生じ易い場合には、復接図9(a)に示す形状にエッチ 示すようにインナーリード先組品を連結部1318にて 団定した状態にエッチング加工した後、インナーリード 131配を補注テーブ160で固定し (図9 (c)

(ロ)) 次いでプレスにてご 学事体装度作製の概には 不受の進結第1318を除去し、この状態で半速は素子 40 耐とした木厚性カゼインレジストを塗布した後、所定の を存在して半速体装備を作製する。(図9(c) . ... . . . . . . . .

【0012】次に本実施例1の樹脂針止型半導体装置の 製造方法を図8に基づいて簡単に説明する。先ず、接述 すうニッテング加工にて外形加工された。図9(a)に 示すリードフレームし30Aを、インナーリード13l 元 端の 割2面 131A りが 図8で上になるようにして用 **悲した。・(図a(a))・・・** 

次いで半導体景子110の電極第111側の面を図るで

老した。(図8(6))

半端体語子110モダイパッド135に囲ました後、二 海外点子110の電医部111とインナーリード点:ご 1 元曜の第2 面とをワイヤ 1 2 0 にてポンディング意味 した. (図8 (c))

次いで、通常の封止用電腦140で電源封止を持った 後、不要なリードフレーム130の生物140至から完 出している部分をプレスにて切断し、電子症113を彩 成ずうとともに終于臣!33のM(菌)335を形成し

図9に示すリードフレーム130Aのダムバー136. フレーム記し37年を終去した。この後、リードフレー との漢子性の外側の面に半球状の半日からなっつ子部: 33Aを作業して半峰は医療を控裂した。(98 (e))

次いで、最男際180を接着材190を介して減乏生の 側面を覆うように、外周全体に設けた。(図 8 (()) 尚、民境だ180位、幸福体装置の海径の為と、漢字と の側面が貧出することにより封止用出程と第千柱の機関 まうことがないようにするみに立けたものであるが、必 ずしも必要としない。また、関節による対止は所定の型 を用いて行うが、半導体兼テ!10のサイズで、且つ、 リード・フレームの貴子性の外側の面が若干労権が与外国 へ突出した状態で対止した。 【0013】本発明の半導体装置に用いられるリードフ

レームの製造方法を以下、図にそって説明する。図11 ---に一本実系所「の常だ好正型半選集を歴史用いられたり ードフレームの製造方法を展現するための、インナーリ リード先端がそれぞれ分離された形状のリードフレーム 30 ード先編式を含む姿式におけるを工程新面図であり、ご こで作製されるリードフレームを示す平面図である図9 (a) のDI-D2部の新面部における製造工程図であ う。 \$1.1 中、1.1.0 はリードフレーム素材、1.1.2 0 A、1 I 2 0 B はレジストパターン、1 1 3 0 は第一 当3.1160は第二の凹部、1170は平型状面、1 180はエッテング抵抗層を示す。先ず、42メニッケ ルー長合意からなり、厚みが0.15mmのリードフレ デムラオしてしのの両面に、立ケロな数カリゲムを含光-パターン版を用いて、所定形状の第一の間口部113 りい第三の第四番を引ゅるとうレジストパブ デビーデ 20A. [120Bを形成した。 (図1! (a)) 第一の僕は引しし30は、後のエッテング加工において リードフレーム素材し110をこの風口部からベタ状に リードフレーム番材よりも再変し質也するためのもの で、レジストの第二のMORL140は、インナーリー ド元頃国の名状を形成するためのものである。一第一の第---口野1130は、少なくともリードブレーム1110の 上にして、半導体素子をダイパッド135上に搭載、因 50 シナーリード先端部形成点域を含むが、後工程におい。

Siell Mars

" TOT "

1-1

The Party of the P

初 - - 広港1118.0に亜布された状態とした。(図11

(c))

て、テービングの工程や、リードフレームを固定するク ランプ工程で、ベタ状に窒むされ部分的に輝くなった銃 分との段差が邪震になる場合があるので、エッチングを 行うエリアはインナーリード先還の改雑加工部分だけに せず大きめにとう必要がある、次いで、仮送57°C、 比量48ポーメの塩化第二鉄塔板を見いて、スプレー圧 2.5 kg/cm゚にて、レジストパターンが形成され たリードフレームス材1110の南面をエッチングし、 ベタ状(平温状)に霜色された第一の凹部1150の点 されがリードフレーム部材の約2/3段度に違した時点 10 でエッテングを止めた。(図11(b))

上記第1回目のエッチングにおいては、リードフレーム - 単材1110の南面から同時にエッテングを行ったが、 必ずしも両面から同時にエッチングする必要はない。本 実紀州のように、第1回目のエッチングにおいてリード フレーム具材1110の貫面から同時にエッテングする 座由は、高面からエッチングすることにより、後述する 第2回目のエッテング時間を短縮するためで、レジスト パターン9208頃からのみの片面エッチングの場合と タル時間が延迟される。次いで、第一の第日部1130 例の舞蛙された第一の凹扇(500にエッチング礁ぶ層 l 180としての耐エッテング性のあるホットメルト型 MR-WB6) を、ダイコータを用いて、生市し、ベタ 伏(平坦伏)に募組された第一の凹部1150に堪め込 んだ、レジストパターン1120A上も茲エッテング権

- 一0-A上全面に整布する必要はないが、第一の凹部(1-5---0 を含む一部にのみ豊布することは異し為に、図11 (c) に示すように、第一の四點1150とともに、第 一の緒口部1130例全面にエッテング版院后1180 を重布した。本文語例で使用したエッテングを流せしし 80は、アルカリ俗称型のワックスであるが、基本的に エッテング般に耐性があり、エッチング時にある程度の - 三条軟性のあるものが、好まして、特に、上記ワックスに 一、反定されず、TUV硬化型のものでも臭い。このようにエ ッテング版抗層 1.1.8.0 をインナーリード元期部の形状 を形成するためのパターンが形成された面側の魔色され ) - 九等十の傾回しとうりに導力込むことにより、後三男子。 のエッテング等に第一の凹部1150が景色されて大き くなうないようにしているとともに、高度箱なエッチン グ加工に対しての磁度的な強度無強をしており、スプレ 一圧を高く (2.5 kg/cm 以上) とすうことがで き、これによりエッテングが高さ方向に進行し易すくな う。この後、第2回目のエッチングを行む。ベ**え**は(平 担状)に無色された第二の凹部L160形成面側からり ードフレーム景材 L 1 L 0 をエッチングし、賞通させ、 50

インナーリード元禄部131Aを形成した。(巳:; ((1))

京1回目のエッテングの工にて作製された。 リードフレ 一ム面に平行なエッテング形成面は平地であるが、 この 面を終む2面はインナーリードのにへこんだ凹状であ る。次いで、洗浄、エッチングほ気雇980の無法。レ ジスト値(レジストパターン1120AL11208) の除玉を行い、インテーリード先為部131Aが遠遠派 エミれた図9(a)に示すリードフレーム130Aを持 た。エッテングを試着1180とレジスト碼(レジスト パターン1120A.11280) の第三は水製化ナト リウム水溶液により溶解除去した。 【0014】上記、図11に示すリードフレームの表点

方だは、本実施剤に思いられる、インナーリード先森部 を耳肉に形成したリードフレームをエッテング加工によ り製造する方法で、特に、図しに示す、インナーリード 先端の第1面131Aa6萬肉部以外の他の部分と同一 面に、第2面131Abと対向させて形成し、且つ、第 3 西131Ac. 角4面131Adをインナーリードの 比べ、 第1回目エッチングと第2回目エッテングのトー 10 内側に向かって凹んだ形状にするエッチング加工方法で ある。後述する実施例3の半導体装置のようにパンプを 用いて半減体素子をインナーリードの第2面131Ab にはなし、インナーリードとな気的に接続する場合に に形成した方がパンプ技域の森の許容度が大きくなる 為。図12に示すエッチング加工方法が最られる。図 T \*\* 2.に宗すエッテング加工方法は、第1.回目のエッチング 工程までは、図11に示す方法と同じであるが、エッテ ングを気滑1180も第二の凹部1160例に埋め込ん エッテング抵抗潜し180€、レジストパターン112 10 だ後、第一の凹端1150倒から第2回目のエッテング を行い、東通させる点で異なっている!! 但じ! 第1回目!! のエッチングにて、第二阕口部1140からのエッテン グを充分に行っておく。図12に示すエッテング加工方 たによって得られたリードフレームのインナーリード先 名の新面形状は、図を(b)に示すように、第2面33。 1Abがインナーリード側にへこんだ凹伏になる。

(00~5)周、上記図1~、図12に示すエッテング 加工方柱のように、エッテングを2及稿にわけて行うエ \_ ッテング加工方にも、一般には2段エッテング加工方法 といっており、改日加工に有利な加工方法である。本兄 明に用いた図9(a)に示す、リードフレーム130A の草造にないては、2条エッテング加工方法で、バスト、ロー・・・ ン形状を工夫することにより部分的にリードフレーム業 杯を薄くしながら外形加工をする方炷とが伴行して誤ら れており、リードフレーム素材を輝くした部分において は、特に、遠隔な加工ができるようにしている。 夕上 し、図し2に示す。上足の方性においては、インナーリ ード元末記し31Aの急遽化加工は、第二の凹部し16 0の形状と、最終的に待られるインナーリード完潔邸の 厚さじに左右されるもので、例えば、仮厚しそ50μm

まで薄くすると、図ll(e)に示す、平坦緩Wlモl 0 0 μ m として、インナーリード元韓部ピッテ p が 0 . 1.5mmまで改細加工可能となる。板厚しを3.0μm程 皮まで深くし、平坦福W1モ10μm健康とすると、イ ンナーリード先端部ピッチpが0.12mm程度まで改 趣加工ができるが、被厚(、平坦幅W)のとり方次第で はインナーリード先導部ピッチpは更に使いピッテまで 作品が可能となる。ちなみに、インナーリード元禄島ピ ッテッを0.08mm. 板厚25μmで平坦福40μm 投底が確保できる。

(0016)このようにエッチング加工にてリードフレ 一厶を作製する際、インナーリードの長さが短かい場合 等、製造工程でインナーリードのヨレが発生したくい場 合には、直接図9(a)に示す形状のリードフレームエ ッテングMO工にで得るが、インナーリードの長さが長 く、インナーリードにヨレが発生し易い場合には、図9 (c) (イ) に示ように、インナーリード元々部から速 毎頭 1 3 1 B を設け、「イジデニリード元素部属」「C立力 た形状にして形成したものを得て、半導体装置作製には 不必要な運転部1318モブレス零により切断除業して 図9 (a) に示す形状を持ち、向、前述のように、図9 (c) (イ) に示すものを切断し、図9(a)に示す形 状にする風には、図9 (c) (d) に示すように、通 す。 湯怯のため演技テープ·1-6-0−(ポリーイミドテープ)ー を使用する。図9 (c) (ロ)の状態で、ブレス等によ り運結部1318を切断除去するが、半異体無子は、テ 一プをつけた状態のままで、リードフレームに伝えさ これ、そのまま出版提対止される。「肉、「ELL=EL2は二 切断部分を示すものである。 

ドフレームのインナーリード第131の新面形状は、図 しろ(イ)(a)に示すようになっており、エッチング 平温室131AbMの幅WIはほぼ平坦で反対側の面の 低w2より岩干大きくくなっており、w1、w2(約1 大きくなっている。このようにインリーリード先端部の 阿面は広くなった新面形状であるため、 どうじごごしご いても半導体まテ(図示せず)とインナーリード元編品

・1:31Aとワイヤ120Aに120Bによる南京(ポン デイング)がし易いものとなっているが、本実落気の場 合はエッテング面側(図13 (ロ) (a)) モポンデイ - アグラとしている: **ロ**ボ、よう IA 5 ビエッデンプの立立です。 による平地面、131Aaはリードフレーム無材面、1 21A、1218はのっき話である。エッテング平型状 歪がアラビの無い面であるため、図Ⅰ3(□)の(a) の場合は、皆に培譲(ポンデイング)適性が優れる。慰 13 (八) は図14に示す加工方法にて作品されたリー ドフレームのインナーリード先導部13318と半導体 ま子(図示せず)との結構(ポンディング)を示すもの であるが、この場合もインナーリード先端部13318 SQ

の両面は平坦ではあるが、この部分の反応方向の身に出 べ大きくとれない。また画面ともリードフレーム亜将至 である為、結果(ポンデイング)適性は本実施設のエッ チング平坦面より劣る。図13(二)はプレス(ニィニ ング)によりインナーリード先達部を採肉化した後にエ ッチング加工によりインナーリード元素部1331C. 1331日を加工したものの、半選体等子(日示せず) ことの詩葉(ポンデイング)を示したものであるが、この 場合はプレス面側が図に示すように平点になっていない 10 ため、どちらの面を用いて結算(ポンデイング)して 6. 図 L 1 (二) の (a) . (b) に示すように最終 (ボンデイング) の際に完定性が迷く品質的にも構成と たう場合が多い。南、1331Abにコイニング声であ

12

【0018】次に実施例1の出程対止型半導体を還の実 形例を挙げる。図3 (a) ~図3 (e) は、それぞれ、 は実施例上の樹脂針止型半導体装置の変形例の新面図で ある。図3 (a) に示す変形例の半導体装置は、実施例 1の半減焦装備とは、ダイパッド135の位属が基本で もので、ダイバッド部135が外部に露出している。タ イパッド部135が外部に食出していることにより、実 庭所1に比べ、熱の免験性が優れている。図3(6)。に 示丁変形列の半導体装置も、ダイパッド 試 1 3 5 が外岳 -----には出させているものであり、実施外下に比べ、然の是 気性が受れている。実施的1や図3(a) に示す変形的 とは、半導体素子110の向きが異なり、ワイヤポンデ イング面をリードフレームの第1面に設けている。図3 (c) | 図3 (d) | 図3 (e) に示す変形例は、それ… ぞれ其冠例 1、図 3 (a) に示す変形的、図 3 (b) に 【0017】本実施例1の半導体装置に用いられたリー 30 示す変形例において、半年状の半日からなる電子部を設 けず、紀子柱の面を直接結子部として用いているもので **あり、製造工程を結婚した構造となっている。** 【0019】次いで、実施例2の解析対止型半導体装置。 を挙げる。図4 (a) は実施例2の出版対止型半導体器

> う。尚、実施例2の半減体装置の外頭は実施例1とほぼ 一同じとなる為一個は省略した、図3中、200世半海体 秦屋、210は半導体等子、211は北極部(バッ ド)、220はワイヤ、230はリードフレーム、23 1はアプナーリード、231名。[はお1面、237あら]ード は第2面、231Acは第3面、231Adは第4面、 233は高子柱邸、233Aは端子邸、233Bは刺 西. 2315は上城面. 240は対止用樹脂. 270は 湖弦園定用テーブある。 本共成例 2 の半導体装置におい では、リードフレーム230はダイバッドを持たないも ・ので、半年は男子2-10はインナーリードで31ととも に補強因定用テープ270により因定されており、 半導 体禁于2L0は、半導体末子の遺伝館(パッド) 211

4におけるインナーリード部の新蚕図で、図4(c) は

図4(a)のB3-B4におけっ選手性部の新面図であ

:

...

Toll Buria

例はワイヤ220により、インナーリード231の第2 面231Abと結構されている。本実延例2の場合も、 実統例1場合と同様に、半連体変数200と外頭回路と -の意気的な歴史は、韓子住233の元者蓋に設けられた 半球状の半田かっなる選子部233Aを介してブリント 孟板写へ花載されることにより行われる。

(0020) また、本実施例2の半返体装置は、図10 (a) . 10 (b) に示す。ダイバッドを持たたい。ニ ッテングにより外形加工されたリードフレーム230A を用いたもので、その製造方法は実施時1とほぼ向じエ 10 方向中部の幅WAよりも大きくなっており、且つ、イン 子をインナーリードに固定した状態でワイヤボンディン グを行い、岩段対止しているのに対し、本実高例2の場 合には、半週体系チ210をインナーリード231とと もに気使固定用テーブ270上に固定した状態で、ワイ ヤポンデイング工程を行い、樹稈封止している点であ う。同、度温対止後のプレスによる不要部分の中に ユ テ司の形成は: 実施所1と同様である. 図10 (a)に 示すリードフレーム230Aを持るには、図9(a)に ボずリードフレーム130Aを得た場合と同様にして得 20 状の半色からなる程子部333Aを介してブリント基塩 る。到ち、一図「「の「で」(イ)に示すエッテング加工さ れた後のものを切断し、、図10(a)に示す形状にする \_う。この頃、図10 (c) (C) に示すように、選求、

(0021) 図5 (a) ~図5 (c) は、英語例2の学 孫体装置の変形例半選体装置の新面図である。図5 --(·a)-に示す変形例半導体装置は.--半導体素子の向きが 図 5 (a) で、音集邸を育する面を下側にしている点。 およびウィ ヤポンディング面をリードフレームの第1面 10 ド331にパンプを介して固定して電気的に接続した状 一に立けている点で異定例との半点は装置と異たる一図 5~ (o)、図5 (c)に示す変形的半導体装置は、それぞ れ冥短阙 2 の当居体装置、図 5 (a)に示す変形列の当 一選歩芸屋において、学塾状の学田からなる稀子部を設け ず、海子柱の面を直接選予部として用いているものであ る。保護枠がなく、端子性233の側面233日を棚面 にな出している為、テスダ帝でのは号のデエックがしる

...(0.0.2.2) 次いで、実施例 1の樹搾封止型半速体装置 を送げる。図 6 (a) は実定的3の岩版封止型半33体集 (0) スタギでの信号のデエックがし易い構造となっている。 鹿の新面図であり、図6 (b) は図6 (a) のA5~A 5におけるインナーリード部の断面図で<sub>し</sub>図5.(c) は \_ 図6(a)の55-B6における電子性限の新面図であ ら、尚、実施例3の半導体装置の外膜も実施例1とほぼ 同じとなう為、図は省時した。図6中、300は半進度 装置。310は半導体量子。312はバンブ、330は リードフレーム、331はインナーリード、331Aa 3 3 1 A d は第4番、3 3 3 は端子世紀、3 3 3 A は増 子郎、3338は明節、3335は江上朔面、340は 50 気度、410は半導体黒子、411はパッド、430は

封止用歯額、350は減使用デーブである。本実施選3 の半端体装置においては、半弦体景子310は、パンプ 311によりインナーリード331の第2面331A5 に因定され、考系的にインナーリード331と接続して いる. リードフレーム330は、図10 (a)、図10 (b) に示す外形のもので、図11に示すエッチングル 工により作品されたものを用いている。図13(イ) (bkに味すように、インナーリード331の両面の幅

ナーリード331の第2面331Abはインナーリード の内側に向かって凹んだ形状で、第1回331Aaが二 坦であうことより、インナーリードの改起化に対応でき るとともに、インナーリード331の第2面331A5 において、半幕体禁子とパンプにて急気的に反抗する以 には、図13(ロ)(b)のように接続がし易いものと している。また、本実苑例3の場合も、英苑例1や実施 例2の場合と同様に、半36年表産300と外部回路との 電気的な反反は、 選子性 3 3 3 先韓部に及けられた半球 等へは低されることにより行われる。 \*\*・\*\* -

【0023】冥嘉州3の半選体変置は、呉高州1の半選 体装置の場合とは基なり、図12に示すエッチングによ <u>\_ 商技のため商技テープ260(ポリイミドテープ)</u>を受<u>\_\_\_\_\_り</u>外形の工されたリービスレニムを見いたものである\_ が、半体体を宣言体の作型方法はほぼ同じ工程である。 異なる点は、実施例1の半導体装置の場合には半導体景 テをインナーリードに固定した状態でワイヤボンデイン グを行い、出設対止しているのに対し、-本実施例3の半 ... 選体表定の場合には、学選体禁デ310をインナーリー ---まで岩垢対止している点である一尚一岩石対止後のブレー スによう不英部分の切断、選子部の形成は、実施例1の 半選体装定の場合と同じである。 ....

(002.4)図6(d)は、実施例3の半進体装置の要<sup>一・・</sup> 形列半速体装置の新面図である。図6 (d) に示す変形 外半端体装置は、実治例3の半端体装度において、半部 次の中田からなる漢字部を設けず、漢字性の面を復復議 于注 3.3.3.の側面 3.3.3.8 を側面に露出している為ニテ 更にこの選子臣333の側面333Bをば料させると上 節からチェックし易い視道とすることもできる。 【0025】次いで、実施別4の謝服資止型学導体装置。 を挙げる。図7 (a) は実施例4の岩棺封止型半路体袋 遠の新面図であり、図1 (b) は図1 (a) のA1-A 8におけるインナーリード邸の妖面図で、1966 (c) は 図 6 (a) の 3 7 - 3 8 における 第千世 部の 新面図 で あ 同じさなる為、図は省略した。図7中、400は半導体


.....


リードフレーム、431はインナーリード、431Aa 16 【図11】本発明の謝線対止型半路は設定に思いられる は第1面、431Abは第2面、431Acは第3面、 リードフレームの作品方法を設策するための意 431人位は第4面、433は基于圧率、433人は第 【図12】本発明の樹稲計止型半路体装置に用いられる 于屈、4038は側面、4338は上端面、440は対 リードフレームの作製方法を説明するための忌 止用樹脂、470は絶縁性接着材である。本実苑例の場 【図13】インナーリード元章気でのウイボンディング 合は、学導体禁デ410のパッド311個の面をインナ の結果状態を示す図 ーリード331の第2面431Abに絶縁性接着材47 (図14) 従来のリードフレームのエッチング 製造工業 0 を介して固定し、バッド411とインナーリード43 を求明するための意 1の第1面431Aaとをワイヤ420にて着気的に启 (図15) 出稿 計止型半底体装置及び単海リードフレー 深したものである。使用するリードフレームは実施例3 10 ムの図 等と同じ、図10(a)、図10(b)に示す外互形状 のものを使用している。また、本実紀外4の場合も、実 (符号の表現) 100.200.300.400 近州しや実施例2の場合と同様に、半端体装置400と × 医蓝龙科学原业技能 外部回答との考別的な住民は、第千億333元複部には 110.210.310.410 けられた学歌状の半屈からなる韓子郎433Aを介して 再四萬子 ブリント芸仮寺へ搭載されることにより行われた。? 111.211.411 (0026)図7(d)は、実施例4の半導体装度の変 2 医 (パッド) 形解半導体装置の新面図である。図7(c)に示す業形 3 1 2 例半路体装度は、 実施例 4 の半退体装置におりて、 半球 ĸ ンブ 状の中田からなる選子部を設けず、端子性の面を直接落。20 120.220.420 デ師として用いているものである。 保護枠を無くして降 2 子柱433の側面433Bを側面に貸出している為。テ 120A.120B スタ等での信号のテエックがし易い構造となっている。 17 \_(\_0\_0 \_2\_7 ,)\_\_\_\_\_ - L2.1 A\_ L.2.1.B ... 【発明の効果】本発明の徴履針止型半導体装置は、上記 のように、リードフレームモ用いた樹稈封止型半速体変 っき話 130, 230, 330, 430 霞において、多端子化に対応でき、且つ、旋来の図13 ードフレーム -----(b)- に示すアウターリードを持つリードフレームを思 131. 231. 331. 431 いた場合のようにダムバーのカット工程や、ダムバーの ンナーリード **白げ工程を必要としない、卸ち、アウターリードのスキー 10 ~13 l A a . 23 l A a . 33 l A a . 43 l A a . 第** ューの問題や一平倉住(コープラナリティー)の前庭を…――『盃 ― --- ― -受無とできる半導体装度の投供を可能としている。ま 131Ab. 231Ab. 331Ab. 431Ab た。QFPやBGAに比べるとバッケージ内部の配当長 2.55 が短かくなるため、一軒生容量が小さくなり伝知通道時間 131Ac. 231Ac. 331Ac. 431Ac |を思くすることを可能にしている。 (図面の簡単な反明) 131Ad. 231Ad. 331Ad. 431Ad 【図1】 実施例1の樹脂対止型半導体装置の新面図 4 🛱 【図 2 ∬ 実施例 1 の樹脂對近型学课体装置の辞読図及び 1318 下面図 ## -----【図3】 実殖例1の樹脂対止型半速体装置の変形外の窓 40 133.233.333,433 4 【図4】実院例2の樹淵封止型半葉体装度の新冠図 -∓≒ 【図 5】 実施例 2 の単語対比型半路体を建の変形層の風 тала (рала, гаала) а<u>л</u>ай 【図 6】 実施例3の街程対止型半導体長温の新面図 产司 【図7】 実施例 4 の樹脂質止型半導体装置の新面図 1335. 2338. 3335. 4338 31 【図8】 実施例 1 の潜源対止型半導体長量の指裝工程を 沢君するための図 1335. 2335. 3335 4335 £ (図9) 本発蛸の樹脂対止型当導体装置に無いられるリ .140...2.40. 340. 440 21 【図10】本見祭の樹稈封止型半選体装置に用いられる。 止用器源 リードフレームの包 180


ij


		(10)	AT AT == -		
用戶			特無平9 二	8 2 0 5	
1 9 0		ードフレーム 幸和	15   <del>                                    </del>		
看材	₽	133146			
2 6 0		イニング面		3	
注用 テープ	褔	1410	-		
2 7 0		ードフレーム業材		.,	
建固定用テープ	補	1420		•	
3 5 0		オトレジスト		7	
佐用 テープ	ন	1430 .		-	
4 7 0		ジストパターン		i.	
是在荣誉材	絶		•		
1 1 1 0		ンナーリード		4	
. ードフレーム 素材	. U	1510			
1120A. 1120B		ードフレーム		IJ	
ジストパターン	L	1511			
1 1 3 0	•	イバッド		4	
一の稀口痴	為	1512		•	
1 1 4 0		ンナーリード		1	
二の無口部	第	1512A		_	
1 1 5 0		ンナーリード元禄式		· ·	
一の巴凱	第 20	1513			
1 1 6 0		クターリード		7	
二の凹部	Ä	1514			
1 7 0		4 / · ·		. 4	
≌状面	· <u>-</u>	1_5_t_5			
1 1 8 0		レーム部 (序部)			
ッテングは広港	I	1 5 2.0			
1 3 2 0 8 . 1 3 2 0 C L 3 2 0 D	•	3.体票子		#	
1 to 200 E		1-5-2 1		_	
13213. 1321C. 1321D	• • •	低部 (バッド)		· ··-·· <b>I</b>	• • •
さき私	· 😜 10	1530		_	
1331B. 1331C. 1331D		-+ <del></del>		- 7 	
イナーリード元祖郎	. 1.	1 5 4 0	e		
. 3 3 L A a		止用器据 :	_	· · · · · · · · · · · · · · · · · · ·	
**=***=					

--- --- .











THE PROPERTY OF STATE

(25 ! 3 ]







# Patent Laid-Open Publication No. Heisei 9-8205

[TITLE OF THE INVENTION].

## RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE

5

10

20

25

#### [CLAIMS]

A resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising:

inner leads having the thickness less than that of the lead frame blank; and

terminal columns integrally connected to the inner 15 leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, the terminal columns having terminal portions arranged on top ends thereof, the terminal portions being made of solders, etc. and exposed to the outside beyond a resin encapsulate, each inner lead possessing a rectangular cross-section and having four

20

25

-

surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

Automotion of the Party of the

2. A resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising:

inner leads having the thickness less than that of the lead frame blank; and

terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, portions of top ends of the terminal columns being exposed to the outside beyond a resin encapsulate, each inner lead possessing a rectangular

cross-section and having four surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

3. The resin-encapsulated semiconductor device as claimed in claims 1 or 2, wherein a semiconductor chip is received inward of the inner leads, and electrodes of the semiconductor chip are electrically connected to the inner leads through wires, respectively.

15

- 4. The resin-encapsulated semiconductor device as claimed in claim 3, wherein the lead frame has a die pad, and the semiconductor chip is mounted onto the die pad.
- 5. The resin-encapsulated semiconductor device as claimed in claim 3, wherein the lead frame does not have a die pad, and the semiconductor chip is fastened to the inner leads using a reinforcing fastener tape.
- 25 6. The resin-encapsulated semiconductor device as

The same

claimed in claims 1 or 2, wherein the semiconductor chip is fastened by means of insulating adhesive to the second surfaces of the inner leads on one surface thereof on which the electrodes are located, and the electrodes of the semiconductor chip are electrically connected to the first surfaces of the inner leads through wires, respectively.

7. The resin-encapsulated semiconductor device as claimed in claims 1 or 2, wherein the semiconductor chip is fastened to the second surfaces of the inner leads by bumps thereby to be electrically connected to the inner leads.

# [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resinencapsulated semiconductor device capable of meeting the
requirement for an increase in the number of terminals and
resolving problems which are caused in association with
position shift and coplanarity of an outer lead.

20

25

5

## [DESCRIPTION OF THE PRIOR ART]

FIG. 15(a) shows the configuration of a generally known resin-encapsulated semiconductor device (a plastic lead frame package). The shown resin-encapsulated semiconductor device includes a die pad 1511 having a

10

15

20

25

semiconductor chip 1520 mounted thereon, outer leads 1513 to be electrically connected to the associated circuits, inner leads 1512 formed integrally with the outer leads 1513, bonding wires 1530 for electrically connecting the tips of the inner leads 1512 to the bonding pad 1521 of the semiconductor chip 1520, and a resin 1540 encapsulating the semiconductor chip 1520 to protect the semiconductor chip 1520 from external stresses and contaminants. This resinencapsulated semiconductor device, after mounting the semiconductor chip 1520 on the bonding pad 1521, manufactured by encapsulating the semiconductor chip 1520 with the resin. In this resin-encapsulated semiconductor device, the number of the inner leads 1512 is equal to that of the bonding pads 1521 of the semiconductor chip 1520. And, FIG. 15(b) shows the configuration of a monolayer lead frame used as an assembly member of the resin-encapsulated semiconductor device shown in FIG. 15a. Such a lead frame includes the bonding pad 1511 for mounting semiconductor chip, the inner leads 1512 to be electrically connected to the semiconductor chip, the outer lead 1513 which is integral with the inner leads 1512 and is to be electrically connected to the associated circuits. This also includes dam bars 1514 serving as a dam encapsulating the semiconductor chip with the resin, and a frame 1515 serving to support the entire lead frame 1510.

10

15

. 20

25

Such a lead frame is formed from a highly conductive metal such as a cobalt, 42 alloy(a 42% Ni-Fe alloy), copper-based alloy by a pressing working process or an etching process. FIG.  $15(b)(\Box)$  is a cross-sectional view taken along the line F1-F2 of FIG.  $15(b)(\varDelta)$ .

Recently, there has been growing demand for the miniaturization and reduction in thickness of resinencapsulated semiconductor device employing lead frames like the lead frame (plastic lead frame package) and the increase of the number of terminals of resin-encapsulated semiconductor package as electronic apparatuses are miniaturized progressively and the degree of the integration of semiconductor device increase progressively. Thus, recent resin-encapsulated semiconductor package, particularly quad plate package(QFPs) and thin quad flat packages (TQFPs) have each a greatly increased number of pins.

Lead frames having inner leads arranged at small pitches among lead frames for semiconductor packages are fabricated by a photolithographic etching process, while lead frames having inner leads arranged at comparatively large pitches among lead frames for semiconductor packages are fabricated by press working. However, lead frames having a large number of fine inner leads to be used for forming semiconductor packages having a large number of

10

20

25

pins are fabricated by subjecting a blank of a thickness on the order of 0.25 mm to an etching process, not a press working.

en ser jaarn og sente

The etching process for forming a lead frame having leads will be described hereinafter with reference to FIG. 14. First, a copper alloy or 42 alloy thin sheet of a thickness on the order of 0.25 mm (a lead frame blank 1410) is cleaned perfectly (FIG. 14(a)). Then, a photoresist, such as a water-soluble casein photoresist containing potassium dichromate as a sensitive agent, is spread in photoresist films 1420 over the major surfaces of the thin film as shown in FIG. 14(b).

Then, the photoresist films are exposed, through a mask of a predetermined pattern, to light emitted by a high-pressure mercury lamp, and the thin sheet is immersed 15 in a developer for development to form a patterned photoresist film 1430 as shown in FIG. 14(c). Then, the thin sheet is subjected, when need be, to a hardening process, a washing process and such, and then an etchant containing ferric chloride as a principal component is sprayed against the thin sheet 1010 to etch through portions of the thin sheet 1410 not coated with the patterned photoresist films 1020 so that inner leads of predetermined sizes and shapes are formed as shown in FIG. 14(d).

10

15

20

25

Then, the patterned resist films are removed, patterned thin sheet 1410 is washed to complete a lead frame having the inner leads of desired shapes as shown in FIG. 14(e). Predetermined areas of the lead frame thus formed by the etching process are silver-plated. being washed and dried, an adhesive polyimide tape is stuck to the inner leads for fixation, predetermined tab bars are bent, when need be, and the die pad depressed. etching process, the etchant etches the thin sheet in both the direction of the thickness and directions perpendicular to the thickness, which limits the miniaturization of inner lead pitches of lead frames. Since the thin sheet is etched from both the major surfaces as shown in FIG. 14 during the etching process, it is said, when the lead frame has a line-and-space shape, that the smallest possible intervals between the lines are in the range of 50 to 100% of the thickness of the thin sheet. From the viewpoint of forming the outer lead having a sufficient strength, generally, the thickness of the thin sheet must be about 0.125 mm or above. Furthermore, the width of the inner leads must be in the range of 70 to 80  $\square$ m for successful wire bonding. When the etching process as illustrated in FIG. 14 is employed in fabricating a lead frame, a thin sheet of a small thickness in the range of 0.125 to 0.15  $\ensuremath{\text{mm}}$ is used and inner leads are formed by etching so that the

10

fine tips thereof are arranged at a pitch of about  $0.165\,$  mm.

However, recent miniature resin-encapsulated semiconductor package requires inner leads arranged at pitches in the range of 0.13 to 0.15 mm, far smaller than 0.165 mm. When a lead frame is fabricated by processing a thin sheet of a reduced thickness, the strength of the outer leads of such a lead frame is not large enough to withstand external forces that may be applied thereto in the subsequent processes including an assembling process and a chip mounting process. Accordingly, there is a limit to the reduction of the thickness of the thin sheet to enable the fabrication of a minute lead frame having fine leads arranged at very small pitches by etching.

An etching method previously proposed to overcome such difficulties subjects a thin sheet to an etching process to form a lead frame after reducing the thickness of portions of the thin sheet corresponding to the inner leads of the lead frame by half etching or pressing to form the fine inner leads by etching without reducing the strength of the outer leads. However, problems arise in accuracy in the subsequent processes when the lead frame is formed by etching after reducing the thickness of the portions corresponding to the inner leads by pressing; for example, the smoothness of the surface of the plated areas

is unsatisfactory, the inner leads cannot be formed in a flatness and a dimensional accuracy required to clamp the lead frame accurately for bonding and molding, and a platemaking process must be repeated twice making the lead fabricating process intricate. It is also necessary to 5 repeat a platemaking process twice when the thickness of the portions of the thin sheet corresponding to the inner leads is reduced by half etching before subjecting the thin sheet to an etching process for forming the lead frame, 10 which also makes the lead frame fabricating process intricate. Thus, this previously proposed etching method not yet been applied to practical lead frame fabricating processes.

125

# 15 [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

On the other hand, because a pitch among inner leads is made narrow as the number of terminals is increased, it is considered important to know whether a problem is caused or not in association with position shift or coplanarity of an outer lead when implementing a chip mounting process. Accordingly, the present invention has been made in an effort to solve the problems occurring in the related art, and an object of the present invention is to provide a resin-encapsulated semiconductor device capable of meeting the requirement for an increase in the number of terminals

20

and resolving problems which are caused in association with position shift and coplanarity of an outer lead.

## [MEANS FOR SOLVING THE SUBJECT MATTERS]

5 According to one aspect of the present invention, there is provided a resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, 10 comprising: inner leads having the thickness less than that of the lead frame blank; and terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal 15 columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, the terminal columns having terminal portions 20 arranged on top ends thereof, the terminal portions being made of solders, etc. and exposed to the outside beyond a resin encapsulate, outer surfaces of the terminal columns also being exposed to the outside beyond the resin encapsulate, each inner lead possessing a rectangular 25 cross-section and having four surfaces including a first

surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

According to another aspect of the present invention, there is provided a resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a 10 two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising: inner leads having the thickness less than that of the lead frame blank; and terminal columns integrally 15 connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a 20 manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, portions of top ends of the terminal columns being exposed to the outside beyond a resin encapsulate, outer surfaces of the terminal columns also being exposed to the outside beyond the resin encapsulate, each inner lead

possessing a rectangular cross-section and having four surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

According to another aspect of the present invention, a semiconductor chip is received inward of the inner leads, 10 and electrodes (pads) of the semiconductor chip electrically connected to the inner leads through wires, respectively. According to another aspect of the present invention, the lead frame has a die pad, and 15 semiconductor chip is mounted onto the die pad. According to another aspect of the present invention, the lead frame does not have a die pad, and the semiconductor chip is fastened to the inner leads using a reinforcing fastener According to still another aspect of the present invention, the semiconductor chip is fastened by means of 20 insulating adhesive to the second surfaces of the inner leads on one surface thereof on which the electrodes are located, and the electrodes of the semiconductor chip are electrically connected to the first surfaces of the inner 25 leads through wires, respectively. According to yet still

10

15

25

another aspect of the present invention, the semiconductor chip is fastened to the second surfaces of the inner leads by bumps thereby to be electrically connected to the inner leads. In the above descriptions, in the case that the terminal columns have terminal portions which are arranged on top ends of the terminal columns, with the terminal portions made of solders, etc. and exposed to the outside beyond the resin encapsulate, while it is the norm that the terminal portions comprising the solders, etc. are exposed to the outside beyond the resin encapsulate, it is not necessarily required for the terminal portions to projected beyond the resin encapsulate. Moreover, while it is possible to use the outside surfaces of the terminal columns while they are not encapsulated by the resin encapsulate and they are exposed to the outside, the outside surfaces of the terminal columns which are not encapsulated by the resin encapsulate, can be covered by a protective frame using adhesive, etc.

#### 20 [WORKING FUNCTIONS]

The resin-encapsulated semiconductor device in accordance with the present invention can meet a demand for an increase in the number of terminals. At the same time, in the resin-encapsulated semiconductor device, because the forming process of the outer leads as in the case of using

a mono-layered lead frame shown in FIG. 13(b) is not required, it is possible to provide a semiconductor device in which no problems are caused in association with position shift and colplanarity of the outer leads. More particularly, the use of a multi-pinned lead frame shaped in a manner that inner leads have a thickness less than that of the lead frame blank by a two-step etching process, that is, the inner leads are arranged at a fine pitch, can meet a demand for an increase in the pin number of the semiconductor device. Furthermore, by using the lead frame which is fabricated by a two-step etching process as will be described later with reference to FIG. 1, the second surface of each inner lead has coplanarity, and is excellent in wire-bonding property. In addition, since the first surface of the inner lead is also a flat surface and the third and fourth surfaces are depressed toward the inside of the inner lead, the inner leads are stable and coplanarity width upon wire bonding process enlarged.

20

25

5

10

15

#### [EMBODIMENTS]

Embodiments of the resin-encapsulated semiconductor device in accordance with the present invention will now be described with reference to the attached drawings. First, a resin-encapsulated semiconductor device in accordance

15

20

25

with a first embodiment of the present invention will be described hereinafter with reference to FIGs. 1 and 2. FIG. l(a) is a cross-sectional view of the encapsulated semiconductor device according to the first embodiment of the present invention. FIG. 1(b) is a crosssectional view of an inner lead taken along the line A1-A2 of FIG. 1(a), and FIG. 1(c) is a cross-sectional view of a terminal column taken along the line B1-B2 of FIG. 1(a). Moreover, FIG. 2(a) is a perspective view of the resinencapsulated semiconductor device according to the first embodiment of the present invention, FIG. 2(b) is a front view of the resin-encapsulated semiconductor device of FIG. 2(a), and FIG. 2(c) is a bottom view of the resinencapsulated semiconductor device of FIG. 2(a). In FIGs. 1 and 2, a drawing reference numeral 100 represents a resinencapsulated semiconductor device, 110 a semiconductor chip, 111 electrodes (pads), 120 wires, 130 a lead frame, 131 inner leads, 131Aa a first surface, 131Ab a second surface, 131Ac a third surface, 131Ad a fourth surface, 133 terminal columns, 133A terminal portions, 133B surfaces, 133S a top surface, 135 a die pad, and 140 a resin encapsulate.

In the resin-encapsulated semiconductor device according to the first embodiment, as shown in FIG. 1(a), the semiconductor chip 110 is placed inward of the inner

10

15

leads 131. As can be readily seen from FIG. 1(a), the semiconductor chip 110 is mounted on the die pad 135 at one surface thereo: which is opposed to the other surface thereof where the electrodes (pads) 111 cf the semiconductor chip 110 are arranged. Each electrode (pad) 111 is electrically connected to the second surface 131Ab of the inner lead 131 through the wire 120. The electrical connection between the resin-encapsulated semiconductor device 100 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 100 via the terminal portions 133A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 133A located on the top surfaces 133S of the terminal columns 133, respectively. resin-encapsulated semiconductor device of the embodiment of the present invention, it is not necessarily required to provide a protective frame 180, and instead, a structure, as shown in FIG. 1(d), in which no protective frame is used can be adopted.

The lead frame 130 used in the semiconductor device 100 according to the first embodiment is made of a 42% nickel-iron alloy. Therefore, the lead frame 130A which has a contour as shown in FIG. 9(a) and is shaped by an etching process, is used as the lead frame 130. The lead frame 130 has inner leads 131 which are shaped to have a

thickness less than that of the terminal columns 133 or other portions. Dam bars 136 serve as a dam when encapsulating the semiconductor chip 110 with a resin. Moreover, although the lead frame 130A which is processed 5 by etching to have the contour as shown in FIG. 9(a) is used in this embodiment, the lead frame is not limited to such a contour because portions except the inner leads 131 and the terminal columns 133 are not necessary. The inner leads 131 have a thickness of 40  $\square$ m whereas the portions 10 of the lead frame 130 other than the inner leads 131 have a thickness of 0.15 mm which corresponds to the thickness of the lead frame blank. The other portions of the lead frame 130 except the inner leads 131 may not have the thickness of 0.15 mm, but have a thickness of 0.125 mm-0.50 mm which is thinner. The tips of the inner leads 131 have a small pitch of 0.12 mm so as to achieve an increase in the number of terminals for semiconductor devices. The second face 131Ab of the inner lead 131 has a substantially flat profile so as to allow an easy wire boding thereon. Also, as shown in FIG. 1(b), because the third and fourth faces 131Ac and 131Ad have a concave shape which is depressed toward the inside of the associated inner lead, a high strength can be obtained even though the second face (wire bonding surface) 131Ab is narrowed.

25 In the present embodiment, since twisting does not

15

15

occur in the inner leads 131 irrespective of whether the inner leads 131 is long or not. The inner leads having the contour, as shown in FIG. 9(a), in which the tips of the inner leads 131 are separated one from another, are 5 prepared by the etching process, and the inner leads are resin-encapsulated after mounting the semiconductor chip thereon as will be described later. However, where the inner leads 131 are long in their length and have a tendency for the generation of twisting therein, it is impossible to fabricate the lead frame by etching to have the contour as shown in FIG. 9(a). Therefore, after etching the lead frame in a state where the tips of the inner leads are fixed to the connecting portion 131B as shown in FIG. 9(c)(1), the inner leads 131 are fixed with the reinforcing tape 160 as shown in FIG.  $9(c)(\square)$ . Then, the connecting portions 131B which are not necessary in the fabrication of the resin-encapsulated semiconductor device are removed by a press as shown in FIG. 9(c)(//), and a semiconductor device is then mounted on the lead frame.

Hereinafter, a method for the fabrication of the resin-encapsulated semiconductor device will now be described with reference to FIG. 8. First, the lead frame 130A, as shown in FIG. 9(a), which is shaped by the etching process as will be described later, is prepared such that the second surfaces 131Ab of the inner leads 131 are

10

15

20

25

directed upward (FIG. 8(a)).

Then, the semiconductor chip 110 is mounted onto the die pad 135 such that the surfaces of the semiconductor chip 110 on which the electrodes 111 are arranged, are directed upward (FIG. 8(b)).

Next, after the semiconductor chip 110 is fastened onto the die pad 135, the electrodes 111 of the semiconductor chip 110 and the second surfaces 131Ab of the inner leads 131 are bonded with each other using wires 120 (FIG. 8(c)).

Subsequently, encapsulation is carried out with the conventional resin encapsulate 140. Thereafter, unnecessary portions of the lead frame 130 which are protruded from the resin encapsulate 140 are cut by a press to form terminal columns 133 and also the side surfaces 133B of the terminal columns 133 (FIG. 8(d)).

Then, the dam bars 136, the frame portions 137, etc. of the lead frame 130A as shown in FIG. 9 are removed. Next, the terminal portions 133A each made of the semispherical solder are arranged on the outer surface of each terminal column 133 to fabricate a resin-encapsulated semiconductor device (FIG. 8(e)).

Thereafter, the protective frame 180 is arranged by means of adhesive around an entire outer surface of the resultant structure in such a manner that the side surfaces

10

15

20

25

of the terminal columns 133 are covered thereby (FIG. 8(f)). At this time, the protective frame 180 functions to reinforce the semiconductor device. In other words, the protective frame 180 serves to prevent moisture from leaking into a gap between the resin encapsulate and the terminal columns due to the fact that the side surfaces of the terminal columns are exposed to the outside, whereby a crack is not formed in the semiconductor device and the breakage of the semiconductor device is avoided. However, persons skilled in the art will readily appreciate that it is not necessarily required to provide the protective frame 180. Also, when such an encapsulating process by the resin is carried out using a desired mold, the encapsulating process is implemented in a state wherein the outer side surfaces of the terminal columns of the lead frame are somewhat protruded out of the resin encapsulate.

A method for etching the lead frame of the first embodiment will now be described in conjunction with the attached drawings. FIG. 11 is of cross-sectional views respectively illustrating sequential steps of the etching process for the lead frame of the first embodiment. In particular, the cross-sectional views of FIG. 1 correspond to a cross section taken along the line D1-D2 of FIG. 9(a). In FIG. 11, the reference numeral 1110 denotes a lead frame blank, 1120A and 1120B resist patterns, 1130 first opening,

second concave portions, 1170 flat surfaces, and 1180 an etch-resistant layer. First, a water-soluble casein resist using potassium dichromate as a sensitive agent is coated over both surfaces of the lead frame blank 1110 made of a 42% nickel-iron alloy and having a thickness of about 0.15 mm. Using desired pattern plates, the resist films are patterned to form resist patterns 1120A and 1120B having first opening 1130 and second openings 1140, respectively (FIG. 11(a)).

77

The first opening 1130 is adapted to etch the lead frame blank 1110 to have a flat etched bottom surface to a thickness smaller than that of the lead frame blank 1110 in a subsequent process. The second openings 1140 are adapted to form desired shapes of tips of inner leads. 15 the first opening 1130 includes at least an area forming the tips of the inner leads 1110, a topology generated by partially thinned portion by etching in a subsequent process can cause hindrance in a taping process or a 20 clamping process for fixing the lead frame. Thus, an area to be etched needs to be large without being limited to fine portions of the tips of the inner leads. Thereafter, both surfaces of the lead frame blank 1110 formed with the resist patterns are etched using a 48 Be' ferric chloride 25

2.5 kg/cm<sup>2</sup>. The etching process is terminated at the point of time when first recesses 1150 etched to have a flat etched bottom surface have a depth h corresponding to 2/3 of the thickness of the lead frame blank (FIG. 11(b)).

5 Although both surfaces of the lead frame blank 1110 are simultaneously etched in the primary etching process, it is not necessary to simultaneously etch both surfaces of the lead frame blank 1110. The reason why both surfaces of the lead frame blank 1110 are simultaneously etched, as in 10 this embodiment, is to reduce the etching time taken in a secondary etching process as will be described later. total time taken for the primary and secondary etching processes is less than that taken in the case of etching of only one surface of the lead frame blank on which the 15 resist pattern 1120B is formed. Subsequently, the surface provided with the first recesses 1150 respectively etched at the first opening 1130 is entirely coated with an etch-resistant hot-melt wax (acidic wax type MR-WB6, The Incted Inc.) by a die coater to form an etch-resistant 20 layer 1180 so as to fill up the first recesses 1150 and to cover the resist pattern 1120A (FIG. 11(c)).

It is not necessary to coat the etch-resistant layer 1180 over the entire portion of the surface provided with the resist pattern 1120A. However, it is preferred that the etch-resistant layer 1180 be coated over the entire

15

20

25

portion of the surface formed with the first recesses 1153 and first opening 1130, as shown in FIG. 11(c), because it is difficult to coat the etch-resistant layer 1180 only on the surface portion including the first recesses 1150. Although the etch-resistant layer 1180 wax employed in this 5 embodiment is an alkali-soluble wax, any suitable wax resistant to the etching action of the etchant solution and remaining somewhat soft during etching may be used. A wax for forming the etch-resistant layer 1180 is not limited to the above-mentioned wax, but may be a wax of a UV-setting type. Since each first recess 1150 etched by the primary etching process at the surface formed with the pattern adapted to form a desired shape of the inner lead tip is filled up with the etch-resistant layer 1180, it is not further etched in the following secondary etching process. The etch-resistant layer 1180 also enhances the mechanical strength of the lead frame blank for the second etching process, thereby enabling the second etching process to be conducted while keeping a high accuracy. It is also possible to enable a second etchant solution to be sprayed at an increased spraying pressure, for example,  $2.5 \ kg/cm^2$ or above, in the secondary etching process. The increased spraying pressure promotes the progress of etching in the direction of the thickness of the lead frame blank in the secondary etching process. Then, the lead frame blank is

10

15

20

25

subjected to a secondary etching process. In this secondary etching process, the lead frame blank 1110 is etched at its surface formed with first recesses 1150 having a flat etched bottom surface, to completely perforate the second recesses 1160, thereby forming the tips of inner leads 131A (FIG. 11(d)).

The bottom surface 1170 of each recess formed by the primary etching process is flat. However, both side surfaces of each recess positioned at opposite sides of the bottom surface 1170 have a concave shape depressed toward the inside of the inner lead. Then, the lead frame blank is cleaned. After completion of the cleaning process, the etch-resistant layer 1180, and resist films (resist patterns 1120A and 1120B) are sequentially removed. a lead frame 130A having a structure of FIG. 9(a) is obtained in which tips of the inner leads 131A are arranged at a fine pitch. The removal of the etch-resistant layer 1180 and resist films (resist patterns 1120A and 1120B) is achieved using a sodium hydroxide solution serving to dissolve them.

The processes for manufacturing the lead frame as shown in FIG. 11, is to form by means of etching the lead frame having the tips of the inner leads used in this embodiment of the present invention, which have a thickness less than that of the lead frame. Especially, the first

15

20

25

surfaces 131Aa of the tips of the inner leads as shown in FIG. 1, are flushed with one surfaces of remaining portions of the inner leads having the same thickness with the lead frame while being opposed to the second surfaces 131Ab, and the third and fourth surfaces are formed to have a concave shape which is depressed toward the inside of the inner leads. Where a semiconductor chip is mounted on the second surfaces 131Ab of the inner leads by means of bumps for an electrical connection therebetween, as in a semiconductor device according to a third embodiment as will be described hereinafter, an increased tolerance for the connection by bumps is obtained when the second surface 131Ab has a concave shape depressed toward the inside of the inner lead. To this end, an etching method shown in FIG. 12 is adopted in this case. The etching method shown in FIG. 12 is the same as that of FIG. 11 in association with its primary etching process. After completion of the primary etching process, the etching method is conducted in a manner different from that of the etching method of FIG. 11 in that the second etching process is conduced at the side of the first recesses 1150 after filling up the second recesses 1160 by the etch-resist layer 1180, thereby completely perforating the second recesses 1160. time, by implementing the primary etching process, etching at the side of the second openings 1140 is performed in a

10

15

20

25

sufficient manner. The cross section of each inner lead, including its tip, formed in accordance with the etching method of FIG. 12, has a concave shape depressed toward the inside of the inner lead at the second surface 131Ab, as shown in FIG. 6(b).

The etching method in which the etching process is conducted at two separate steps, respectively, as in that of FIGs. 11 and 12, is generally called a "two-step etching method". This etching method is advantageous in that a desired fineness can be obtained. The etching method used to fabricate the lead frame 130A of the first embodiment shown in FIG. 9 involves the two-step etching method and the method for forming a desired shape of each lead frame portion while reducing the thickness of each pattern formed. In particular, the etching method makes possible to achieve a desired fineness. In accordance with the method illustrated in FIGs. 11 and 12, the fineness of the tip of each inner lead 131A formed by this method is dependent on the shape of the second recesses 1160 and the thickness t of the inner lead tip which is finally obtained. For example, where the blank has a thickness t reduced to 50  $\square$ m, the inner leads can have a fineness corresponding to a lead width W1 of 100  $\square$ m and a tip pitch p of 0.15 mm, as shown in FIG. 11(e). In the case of using a small blank thickness t of about 30  $\square$ m and a lead

width W1 of 70  $\square$ m, it is possible to form inner leads having a fineness corresponding to an inner lead pitch p of 0.12 nm. Of course, it may be possible to form inner leads having a further reduced tip pitch by adjusting the blank thickness t and the lead width W1. That is to say, an inner lead tip pitch p up to 0.08 mm, a blank thickness up to 25  $\square$ m, and a lead width W1 up to 40  $\square$ m can be obtained.

图 100

In the case where twisting of the inner leads does not occur in the fabricating process, as in the case where the 10 inner leads are short in their length, a lead frame illustrated in FIG. can be directly obtained. 9(a) However, where the inner leads are long in length as compared to those of the first embodiment, the inner leads have tendency for the generation of twisting. Thus, in this 15 case, the lead frame is obtained by etching in a state where the tips of the inner leads are bound to each other by a connecting member 131B as shown in FIG. 9(c)(1). Then, the connecting member 131B which is not necessary for the fabrication of a semiconductor package is cut off by 20 means of a press to obtain a lead frame shaped as shown in FIG. 9(a).

Moreover, as described above, where unnecessary portions in a structure shown in FIG. 9(c)(1) are cut to obtain the lead frame having the contour shown in FIG.

9(a), a reinforcing tape 160 (a polyimide tape) is generally used, as shown in FIG. 9(c)( $\wedge$ ). While the connecting member 131B is cut off by means of a press to obtain the contour shown in FIG. 9(c)( $\square$ ), a semiconductor device is mounted on the lead frame still having the reinforcing tape attached thereon. Also, the mounted semiconductor device is encapsulated with a resin in a condition where the lead frame still has the tape. The line E11-E12 illustrates a cut portion.

10 The tip of the inner lead 131 of the lead frame used in the semiconductor device of this first embodiment has a cross-sectional shape as shown in FIG. 13( $\Upsilon$ )(a). The tip 131A has an etched flat surface (second surface) 131Ab which is substantially flat and therefore has a width W1 slightly greater than the width W2 of an opposite surface. 15 The widths W1 and W2 (about 1000  $\square$ m) are more than the width W at the central portion of the tips when viewed in the direction of the inner lead thickness. Thus, the tip of the inner lead has a cross-sectional shape having 20 opposite wide surfaces. To this end, although either of the opposite surfaces of the tip 131A can be easily electrically connected to a semiconductor device shown) by a wire 120A or 120B, this embodiment illustrates the use of the etched flat surface for wire-bonding as shown in FIG. 13( $\Omega$ )(a). In FIG. 13, a reference numeral 25

131Ab depicts an etched flat surface, 131Aa a surface of a lead frame blank, and 121A and 121B, respectively, a plated portion. In the case of FIG. 13( $\square$ )(a), there has particularly excellent in wire-bonding property, because the etched flat surface does not have roughness. 5  $13(\mbox{$\scalebox{$\sim$}})$  shows that the tip 1331B of the inner lead of the lead frame fabricated according to the process illustrated in FIG. 14 is wire-bonded to a semiconductor device. this case, however, both the opposite surfaces of the tip 1331B of the inner lead are flat, but have a width smaller 10 than that in a direction of the inner lead thickness. addition to this, as both the opposite surfaces of the tip 1331B is formed of surfaces of the lead frame blank, these surfaces have an inferior wire-bonding property as compared of etched flat surface of the this first embodiment. FIG.  $13(\Xi)$  shows that the inner lead tip 1331C or 1331D, obtained by thinning in its thickness by a means of a press (coining) and then by etching, is wirebonded to a semiconductor device (not shown). case, however, a pressed surface of the inner lead tip is not flat as shown FIG. 13(-). Thus, the wire-bonding on either of the opposite surfaces as shown in FIG. 13( $\frac{-}{-}$ )(a) or FIG. 13( $\pm$ )(b) often results in an insufficient wirebonding stability and a problematic quality. The drawing reference numeral 1331Ab represents a coining surface.

15

20

10

15

20

25

modified example the resin-encapsulated of semiconductor device in accordance with the embodiment of the present invention. will described hereinafter. FIGs. 3(a) through 3(e) are cross-sectional views of the modified example of the resin-encapsulated semiconductor device in accordance With the first embodiment of the present invention. The semiconductor device of the modified example as shown in FIG. 3(a), is different from that of the first embodiment in that a position of the die pad 135 is changed, that is, the die pad 135 is exposed to the outside. By the fact that the die pad 135 is exposed to the outside, the heat dissipation property is improved as compared to the first embodiment. Also, in the semiconductor device of the modified example as shown in FIG. 3(b), because the die pad 135 is exposed to the outside, the heat dissipation property is improved as compared to the first embodiment. Unlike the first embodiment or the modified example as shown in FIG. 3(a), in the present modified example as shown in FIG. 3(b), because a direction of the semiconductor device 110 is changed, the first surfaces of the lead frame established as the wire bonding surfaces. The modified examples as shown in FIGs. 3(c), 3(d) and 3(e), illustrate semiconductor devices which are obtained by modifying the semiconductor devices of the first embodiment, the modified

example as shown in FIG. 3(a) and the modified example as shown in FIG. 3(b), wherein the semi-spherical solders are not used, and instead, the top surfaces of the terminal columns are directly used as the terminal portions, whereby an entire manufacturing procedure can be simplified.

Next, a resin-encapsulated semiconductor device in accordance with a second embodiment of the present invention will be described. FIG. 4(a) is a crosssectional view of the resin-encapsulated semiconductor 10 device in accordance with the second embodiment of the present invention, FIG. 4(b) is a cross-sectional view illustrating inner leads, taken along the line A3-A4 of 4(a), and FIG. 4(c) is a cross-sectional illustrating a terminal column, taken along the line B3-B4 15 FIG. 4(a). Because an outer appearance of semiconductor device of the second embodiment substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 3, the drawing reference numeral 200 represents a semiconductor device, 20 210 a semiconductor chip, 211 electrodes (pads), 220 wires, 230 a lead frame, 231 inner leads, 231Ab a second surface, 231Ac a third surface, 231Ad a fourth surface, 233 terminal columns, 233A terminal portions, 233B side surfaces, 233S surfaces, 240 a resin encapsulate, and 270 a 25 reinforcing fastener tape. In the semiconductor device of

10

15

20

25

this second embodiment, the lead frame 230 does not have a die pad, the semiconductor chip 210 is fastened to the inner leads 231 by the reinforcing fastener tape 270, and the semiconductor chip 210 is electrically connected at its electrodes (pads) 211 to the second surfaces 231Ab of the inner leads 231 by wires 220. Also, in the case of this second embodiment, similarly to the first embodiment, the electrical connection between the resin-encapsulated semiconductor device 200 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 200 via the terminal portions 233A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 233A located on the top surfaces 233S of the terminal columns 233, respectively.

No.

In addition, the semiconductor device of this second embodiment does not have a die pad as shown in FIGs. 10(a) and 10(b). The manufacturing method of the semiconductor device of this embodiment using the lead frame 230A which is shaped by the etching process is substantially the same as that of the first embodiment except that, while in the case of the first embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip is fastened to the inner leads, in the case of the second embodiment, the wire

10

15

20

. 25

bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip 210 is fastened together with the inner leads 231 by the reinforcing fastener tape 270. Also, the cutting process for the unnecessary portions and the terminal portion forming process after resin encapsulating process are implemented in the same way as the first embodiment. The lead frame 230 as shown in FIG. 10(a) is obtained in the same manner by which the lead frame 130A as shown in FIG. 9(a) is obtained. In other words, by cutting the resultant structure obtained after etching the structure as shown in FIG. 10(c)(1), the contour as shown in FIG. 10(a) is obtained. At this time, the conventional reinforcing fastener tape 260 (the polyimide tape) as shown in FIG.  $10(c)(\square)$ , which performs a reinforcing function is used.

FIG. 5(a) through 5(c) are cross-sectional views illustrating modified examples of the semiconductor device of the second embodiment. The semiconductor device as shown in FIG. 5(a) is different from the semiconductor device of the second embodiment, in that the surface of the semiconductor chip thereof which has the electrodes is directed downward. The modified examples as shown in FIGs. 5(b) and 5(c), illustrate semiconductor devices which are obtained by modifying the semiconductor devices of the second embodiment and the modified example as shown in FIG.

5(a), wherein the semi-spherical solders are not used, and instead, the top surfaces of the terminal columns are directly used as the terminal portions. In these examples, because a protective frame is not used and the side surfaces 233B of the terminal columns 233 are exposed to the outside, a checking operation by a test, etc. can be easily performed.

Hereinafter, a resin-encapsulated semiconductor device in accordance with a third embodiment of the present invention will be described. 10 FIG. 6(a) is a crosssectional view of the resin-encapsulated semiconductor device of the third embodiment, FIG. 6(b) is a crosssectional view illustrating inner leads, taken along the line A5-A6 of FIG. 6(a), and FIG. 6(c) is a cross-sectional view illustrating a terminal column, taken along the line 15 B5-B6 of FIG. 6(b). Because an outer appearance of the semiconductor device of the this third embodiment substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 6, the drawing 20 reference numeral 300 represents a semiconductor device, 310 a semiconductor chip, 312 bumps, 330 a lead frame, 331 inner leads, 331Aa a first surface, 331Ab a second surface, 331Ac a third surface, 331Ad a fourth surface, 333 terminal columns, 333A terminal portions, 333B side surfaces, 333S 25 top surfaces, 340 a resin encapsulate, and 350 a

reinforcing fastener tape. In the semiconductor device of this third embodiment, the semiconductor chip 310 is fastened to the second surfaces 331At of the inner leads 331 by the bumps 311 thereby to be electrically connected 5 to the second surfaces 331Ab. The lead frame 330 has a contour as shown in FIGs. 10(a) and 10(b), which is formed by the etching process of FIG. 11. As shown in FIG. 13(1)(b), both widths W1A and W2A (about 100  $\square$ m) at top and bottom ends of the inner leads 331 are larger than a 10 width WA at a center portion in a thickness-wise direction. Due to the fact that the second surfaces 331Ab of the inner leads 331 is depressed toward the inside of the inner leads and the first surfaces 331Aa are flat, a desired fineness can be obtained. Also, when the second surfaces 331Ab of 15 the inner leads 331 are electrically connected to the semiconductor chip via bumps, easy connection can accomplished as shown in FIG. 13( $\square$ )(b). Further, in the case of this third embodiment, as in the case of the first and second embodiments, the electrical connection between 20 the resin-encapsulated semiconductor device 300 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 300 via the terminal portions 333A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 333A located on the top surfaces of the terminal

10

15

columns 333, respectively.

In addition, unlike the semiconductor device of the first embodiment, the semiconductor device of this third embodiment uses a lead frame which is shaped by the etching process as shown in FIG. 12. However, the manufacturing method of the semiconductor device of this embodiment is substantially the same as that of the first embodiment except that, while in the case of the first embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip is fastened to the inner leads, in the case of this third embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip 310 is fastened to the inner leads 331 via the bumps. Also, the cutting process for unnecessary portions and the terminal portion forming process after resin encapsulating process are implemented in the same way as the first embodiment.

FIG. 6(d) is a cross-sectional view illustrating a modified example of the semiconductor device in accordance with the third embodiment of the present invention. In the modified example of the semiconductor device as shown in FIG. 6(d), the terminal portions each comprising the semi-spherical solder are not provided, and the top surfaces of the terminal columns are directly used as the terminal

portions. Because the protective frame is not used and the side surfaces 333B of the terminal columns 333 are exposed to the outside, a checking operation by a test, etc. can be easily performed.

5 Hereinafter, a resin-encapsulated semiconductor device in accordance with a fourth embodiment of the present invention will be described. FIG. 7(a) is a crosssectional view of the resin-encapsulated semiconductor device of the fourth embodiment, FIG. 7(b) is a crosssectional view illustrating inner leads, taken along the 10 line A7-A8 of FIG. 7(a), and FIG. 7(c) is a cross-sectional view illustrating a terminal column, taken along the line B7-B8 of FIG. 7(b). Because an outer appearance of the semiconductor device of the this fourth embodiment is 15 substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 7, the drawing reference numeral 400 represents a semiconductor device, 410 a semiconductor chip, 411 pads, 430 a lead frame, 431 inner leads, 431Aa a first surface, 431Ab a second surface, 431Ac a third surface, 431Ad a fourth surface, 433 terminal 20 columns, 433A terminal portions, 433B side surfaces, 433S top surfaces, 440 a resin encapsulate, and 470 insulating adhesive. In the semiconductor device of this fourth embodiment, one surface of the semiconductor chip 410 on 25 which the pads 411 are disposed is fastened to the second

15

20

25

surfaces 431Ab of the inner leads 431 by the insulating adhesive 470, and the pads 411 and the first surfaces 431Aa of the inner leads 431 are electrically connected with each other by wires 420. The semiconductor device of this fourth embodiment uses the same lead frame which is used in the third embodiment, which has the contour as shown in FIG. 10(a) and 10(b). Also, in the case of this fourth embodiment, as in the case of the first and second embodiments, the electrical connection between the resinencapsulated semiconductor device 400 of this embodiment and an external circuit is achieved by mounting the resinencapsulated semiconductor device 400 via the terminal portions 433A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 433A located on the top surfaces of the terminal columns 433, respectively.

FIG. 7(d) is a cross-sectional view illustrating a modified example of the semiconductor device in accordance with the fourth embodiment of the present invention. In the modified example of the semiconductor device as shown in FIG. 7(d), the terminal portions each comprising the semi-spherical solder are not provided, and the top surfaces of the terminal columns are directly used as the terminal portions. Because the protective frame is not used and the side surfaces 433B of the terminal columns 433

are exposed to the outside, a checking operation by a test, etc. can be easily performed.

## [EFFECTS OF THE INVENTION]

5 The present invention provides a resin-encapsulated semiconductor device employing the above-mentioned lead frame, which is capable of meeting a demand for the increased terminal number. Furthermore, the resinencapsulated semiconductor device in accordance with this 10 invention does not require a process of cutting or bending the dam bars as in the case of using a lead frame having outer leads as shown in FIG. 13(b). As a result of this, the resin-encapsulated semiconductor device does not have a problem in that the outer leads are bent, or a problem 15 associated with coplanarity. In addition to these advantages, the resin-encapsulated semiconductor device has a shortened interconnection length as compared to the QTP or the BGA, whereby the semiconductor device can be reduced in a parasitic capacity, and shortened in a transfer delay 20 time.

591543 vi